電子ブロック工房IC・トランジスタで出来たコンピューターを設計・製作するためのブログ

クロック周りの回路は、こんな感じで。

タイミングが難しいので、源内CADを用いて回路図を作成し、シミュレーションを行いながら回路図を完成させた。なお、この回路図の完成により、２バイト命令・３バイト命令を実現できることが分かったので、ＣＰＵの機能はこれに従って変更していくことになる。

<クロック周り のつづき>

先日の回路を組み合わせて、８ビットどうしの演算をするための回路を設計した。実行できるのは、加算・減算・NAND・NOR・右シフト・左シフト。設計中のコンピューターにおける、inc/dec 以外の演算を網羅している。

なお、m1, m2, m4 は、コマンドラインのデータ信号。

<８ビット演算回路 のつづき>

演算回路の設計図が完成。CPUの機能を少し変更することになりそう。a1/a2レジスタに、shiftとincrementの両方の機能を搭載すると回路が複雑になるため、shiftの演算結果はxレジスタに出力することにする。ここに書いた回路は、shift命令を含んでいる。

(追記：A0-A4はアドレスラインではなく、コマンドの0-4ビット目の間違い)

<演算回路 のつづき>

新しいバージョン。7400を一つ7486を一つの、計２個のＩＣで出来る。こちらを使うことになりそう。

AND, OR, XOR, NOT を用いて加算・減算回路を設計すると、次のようになった。なお、キャリーを無視した１ビットの加算と減算は、同じ答えになる（回路のOutput）。

<加算・減算回路 のつづき>

次の回路をユニバーサル基盤の上に組んでみた。

<フリップフロップの製作 のつづき>

RAMの基本となる、記憶回路。記憶自体は２つのNANDで実現できるが、選択信号による接続・非接続の部分に３つのNANDが要りそう。再考の余地あり。

もしかしたらこの部分は、はじめからMOSFETで組んだ方が楽かもしれない。



一方で、ROMの方はダイオード一本で１ビット出来そうである。もしかしたら、ROMの容量を上げて、RAMの容量は必要最小限に抑えるかもしれない。

XOR回路はすなわち、ビット加算回路である。キャリービットは、入力値のANDで得られる。多ビットの加算には、この加算回路を二つ用いる。この場合のキャリービットは、両方のキャリービットのORで得られる。