電子ブロック工房

KM-Z80 mini (PIC32MXを用いた、１チップMZ-80K互換機) で、カセットテープインターフェースが動くようになった。

下は、iPodから、Bug Fireを取り込んでいるところ。

<KM-Z80 mini + カセットテープインターフェース のつづき>

最新のPIC32MX150F128Bの仕様では、Max Speed MHz が 50 になっている。以前は40 MHzであったので、KM-Z80 miniも40 MHzで動かしていた。

この1.25倍の速度の違いが、KM-Z80 miniの開発に於いては非常に大きい。と言うのはPIC32MXの実行速度が、MZ-80Kをエミュレートするのにぎりぎりであったからである。CPUのリソースのうち、４割ほどがビデオシグナルの作成に取られていたため、残りの６割しかZ80-CPUのエミュレーションに使えなかった。この状態で、速度調整のためのウェイトルーチンをいっさい入れなかった場合に、かろうじておおよそ2 MHzでZ80が動いていた。

PIC32MXが、今までの1.25倍の速度で動くと、Z80のエミュレーションは1.25倍どころか、もっと速くなる。と言うのは、ビデオシグナル作成も速くなるため、より多くの時間をZ80のエミュレーションに費やすことができるようになるからだ。

<KM-Z80 mini version 0.182 のつづき>

KM-Z80 mini (PIC32MX150F128Bを使った、MZ-80K互換マイコン)最初の公開バージョン

<KM-Z80 mini α version のつづき>

１チップPICで構成しているKM-Z80 miniに、PS/2キーボードが接続された。

<KM-Z80 mini + keyboard のつづき>

ほぼ、完成。　JUMP, CALC, SKIPなど、いくつかの命令が予想通り動くことを確認。

<4 bit RISC CPUの回路 のつづき>

32ビットPIC(PIC32MX150F128B)を用いた１チップMZ-80K互換マイコン作成の進捗状況。NTSCビデオ信号送出とZ80 CPUのエミュレーションまで完成し、モニタープログラムが起動するところまで来た。



現在、PS/2キーボードからの信号を処理する部分を書いている。これが済めば、とりあえずコンピューターの体を成すことになる。

RISCアーキテクチャを用いたCPUに変更する事になりそうだ。

新しいCPUの仕様に従って、回路をこつこつと設計していたのだが、７割ほど出来上がったところで問題が発生した。どうやら、今の設計では、小規模のCPLD（マクロセル６４以下）には収まりそうもなく、比較的規模の大きいCPLDか、FPGAの規模になってしまいそうである。

こうなると、まず最初のCPUをCPLDの中に納めるという短期目標が難しくなり、トランジスターで組むという最終目標はほとんど達成できそうもない。今のまま進めても、CPLDレベルや汎用ロジックのレベルでは何とかなるかも知れないが、最初の設計の段階で手を打っておかないと、後で一からやり直しということになりかねないように思う。

CPUをなるだけ簡単にするという事で真っ先に思い浮かぶのはRISCアーキテクチャで、４ビットのCPUもこれで出来ないかと、少し考えてみた。

<4 bit RISC CPU のつづき>

クロック作成部分は、とりあえず（というか、たぶん、ほぼ決まり）、こんな風に。

<クロック周り のつづき>

CPLDで回路を組んでいる途中で気が付いたことに対応するため、命令の順を若干変更した。

変更したのは、演算命令のssの位置と、それに伴って上位３ビットを011から010に（こうすることで、ソースの指定が 0ss になる ）したこと。ソースをbit3-5に固定、デスティネーションをbit0-2に固定するため、ロード命令のsssとdddを入れ替えたこと。インクリメント・デクリメントとリテラル値のSレジスタへの代入を余った領域に割り当て直したこと。

これらの変更で、回路が若干簡略化される。

新しい4 bit CPUの仕様が、ほぼ固まったと思う。

<4 bit CPU ver 0.3 のつづき>